FPC軟板遇上電磁屏蔽膜

 一、背景

   隨著(zhù)電子器件朝著(zhù)小型化、便攜化方向發(fā)展，電子器件的組裝也越來(lái)越集約化。撓性線(xiàn)路板，由于其具有體積小、重量輕、線(xiàn)路密度高等優(yōu)點(diǎn)，逐漸地取代了傳統導線(xiàn)在電子器件組裝的作用。從近幾年來(lái)，撓性線(xiàn)路板（FPC）占印制線(xiàn)路板（PCB）市場(chǎng)份額從不足10 %提高至20 %以上，也證明了FPC軟板柔性線(xiàn)路板市場(chǎng)需求的發(fā)展。

   FPC軟板柔性線(xiàn)路板作為電子器件中的連接線(xiàn)，主要是起到導通電流和傳輸信號的作用。當信號傳輸線(xiàn)分布在FPC軟板柔性線(xiàn)路板最外層時(shí)，為了避免信號傳輸過(guò)程受到電磁干擾而引起信號失真，FPC軟板柔性線(xiàn)路板在壓合覆蓋膜后會(huì )再壓合一層導電層（電磁屏蔽膜），起到屏蔽外面電磁干擾的作用。其中最常見(jiàn)的是數碼相機中作為圖像信號傳輸的FPC軟板柔性線(xiàn)路板。作為傳輸線(xiàn)的FPC軟板柔性線(xiàn)路板通常有著(zhù)特殊的阻抗要求，但壓合電磁屏蔽膜后的FPC軟板柔性線(xiàn)路板結構出現變化，其阻抗計算方式也需要進(jìn)行修正。因此，本文通過(guò)FPC軟板柔性線(xiàn)路板壓合電磁屏蔽膜后的阻抗變化研究，修正其阻抗計算方式，為FPC軟板柔性線(xiàn)路板壓合電磁屏蔽工程設計時(shí)提供參考。

   二、試驗設計

1.試驗材料

PI基無(wú)膠板材：PI厚 2 mil，銅厚0.5/0.5 OZ；

覆蓋膜：PI厚 0.5~2 mil，膠厚25~35 μm；

電磁屏蔽膜：導電膠厚 10 um，PI厚 6-10 μm。

試驗、測試設備及條件

快壓機、網(wǎng)絡(luò )分析儀。

2.試板疊層

3.試驗參數

4.結果與討論

撓性板阻抗的變化

壓合電磁屏蔽膜的撓性板一般為雙面板，頂層分布信號傳輸線(xiàn)路，底層為接地層。實(shí)驗采用了雙面撓性板結構，以蝕刻后的線(xiàn)路阻抗為基準，分別設計了單端線(xiàn)路25~50 Ohm和差分線(xiàn)路50~100 Ohm，依次在線(xiàn)路蝕刻后、壓合CVL后、壓屏蔽膜后測試線(xiàn)路的阻抗值，結果如表1所示。

在線(xiàn)路蝕刻后，實(shí)測阻抗線(xiàn)的阻抗值與設計值僅有0.5~3.0 Ohm的偏差。從偏差的百分比來(lái)看，所有阻抗線(xiàn)的阻抗值與設計值的偏差于小于5 %。對于雙面撓性板而言，其基材與面銅的厚度相對穩定。因此，可以說(shuō)通過(guò)蝕刻過(guò)程對線(xiàn)寬的控制以達到對線(xiàn)路阻抗的精確控制。

從不同流程后的線(xiàn)路阻抗對比上可以看出，在蝕刻后的線(xiàn)路上依次壓合CVL、電磁屏蔽膜后其阻抗值均呈現下降，如表2所示。

對比雙面撓性板分別在壓合CVL后和壓合電磁屏蔽膜后的阻抗變化量，壓合CVL后的阻抗減少量遠小于壓合電磁屏蔽膜后的阻抗減少量?？梢?jiàn)，壓合電磁屏蔽膜后的阻抗計算模式不同于壓合CVL的。因此，需要對壓合電磁屏蔽膜后的撓性板阻抗計算方式進(jìn)行確認。

4.不同阻抗計算模型對比

目前，撓性板壓合CVL的阻抗計算主要是采用圖1中模式A進(jìn)行計算，將CVL當作線(xiàn)路上的介質(zhì)層。結合以往的研究經(jīng)驗，采用純膠層介電常數為2.0，PI層介電常數為2.7，通過(guò)實(shí)際測量的線(xiàn)寬/線(xiàn)距，可計算出雙面撓性板壓合CVL后的理論阻抗，并與實(shí)際測試的阻抗作對比，結果如表3所示。

壓合CVL后的撓性板理論阻抗值與實(shí)際測量值非常接近，兩者的偏差均在1%以?xún)?。由此可?jiàn)，采用圖1中的模式A可以很好地模擬撓性板壓合CVL的理論阻抗。

對于撓性板壓合電磁屏蔽膜后的理論阻抗計算，目前存在著(zhù)兩種方式：一是將電磁屏蔽膜當成一層介質(zhì)層，即采用圖1中模式A進(jìn)行計算，這種模式將雙面撓性板的線(xiàn)路視為外層微帶線(xiàn)的結構；二是將電磁屏蔽膜的導電層當作成一層銅皮，即采用圖1中模式B進(jìn)行計算，這種模式將雙面撓性板的線(xiàn)路視為內層帶狀線(xiàn)的結構。將供應商所提供的電磁屏蔽膜介電常數68.3、純膠層介電常數為2.0和PI層介電常數為2.7，分別采用圖1中的模式A和模式B并根據實(shí)測的線(xiàn)寬線(xiàn)距進(jìn)行理論阻抗計算，結果如表4所示。

采用外層微帶線(xiàn)的模式A結構進(jìn)行壓合電磁屏蔽膜的雙面撓性板理論阻抗計算時(shí)，理論阻抗與實(shí)測阻抗存在著(zhù)8.81~36.10 %的偏差。而采用內層帶狀線(xiàn)的模式B結構進(jìn)行壓合電磁屏蔽膜的雙面撓性板理論阻抗計算成本時(shí)，理論阻抗與實(shí)測阻抗之間的偏差均在4 %以?xún)?。比起模式A，采用模式B計算雙面撓性板壓合電磁屏蔽后的理論阻抗更加準確。由此可見(jiàn)，雙面撓性板壓合電磁屏蔽后的理論阻抗應當采用內層帶狀線(xiàn)的結構，將電磁屏蔽膜視為一層銅箔。

5.覆蓋膜PI/膠厚對阻抗的影響

當雙面撓性板壓合電磁屏蔽膜采用內層帶狀線(xiàn)的結構進(jìn)行理論阻抗計算，覆蓋膜則成了雙面撓性板線(xiàn)路上的介質(zhì)層。而從以往的研究經(jīng)驗可知，為了使得雙面撓性板的理論阻抗更值接近實(shí)際測量阻抗值，我們將覆蓋膜的PI與純膠分別作為不同的介質(zhì)進(jìn)行區分。因此，覆蓋膜PI厚度或純膠厚度的變化也會(huì )影響到撓性板的阻抗變化。實(shí)驗分別對比了在CVL中0.5~2.0mil的PI厚度和15~35μm的純膠厚度，結果如表5-6所示。

阻抗理論值1是統一采用PI介電常數為2.7進(jìn)行計算的，0.5 mil和2 mil厚PI的理論值與阻抗實(shí)測值的偏差均超過(guò)了5%。而根據PI的厚度對PI的介電常數進(jìn)行調整，分別調整為0.5 mil厚PI的介電常數為2.5、2.0 mil厚PI的介電常數為3.1，所計算出的阻抗理論值2與實(shí)測值偏差均小3 %。因此，需要針對不同CVL的PI厚度對其介電常數進(jìn)行調整。

而從表6中CVL的不同純膠厚度對比可以看出，純膠按介電常數2.0進(jìn)行計算所得的阻抗理論值與實(shí)測值偏差均小于2.5 %。也即是說(shuō)，CVL的純膠可以按統一的介電常數進(jìn)行計算。

為了驗證以上分析過(guò)程中正確性，實(shí)驗采用了不同CVL的PI厚度和純膠厚度，分別測試的實(shí)際阻抗值與理論阻抗值，結果如表7所示。從表7中可以看出壓合電磁屏蔽膜的撓性板其阻抗實(shí)測值與理論值偏差均小于5 %，即通過(guò)以上的分析可以正確地預估壓合電磁屏蔽膜撓性板的理論阻抗值。

   三、結論

通過(guò)以上的分析可以得到以下幾點(diǎn)結論：

對于撓性板壓合電磁屏蔽膜來(lái)說(shuō)，阻抗值計算可采用內層帶狀線(xiàn)結構的計算方式進(jìn)行；

CVL的PI介電常數需要根據厚度進(jìn)行調整。